CLOCK CONTROL SYSTEM

Publication number: JP52109841 Publication date: 1977-09-14

Inventor:

WATANABE KAZUO

Applicant:

HITACHI LTD

Classification:

- international:

G06F9/22; G06F1/04; G06F1/08; G06F7/00; G06F9/30; G06F9/22; G06F1/04; G06F1/08; G06F7/00; G06F9/30;

(IPC1-7): G06F1/04

- european:

Application number: JP19760026203 19760312 Priority number(s): JP19760026203 19760312

Report a data error here

Abstract of **JP52109841**

PURPOSE:To enable high speed operation for entire system even with the logic bus having greater delay time, by providing the clock period selecting control signal to the specific field of micro instruction.

Data supplied from the esp@cenet database - Worldwide

19日本国特許庁

公開特許公報

①特許出願公開

昭52—109841

⑤ Int. Cl².⑥ 06 F 1/04

識別記号

❷日本分類 97(7) F 01 庁内整理番号 6745-56 ❸公開 昭和52年(1977)9月14日

発明の数 1 審査請求 未請求

(全 6 頁)

69クロツク制御方式

②出

地株式会社日立製作所中央研究

所内

②特 願 昭51-26203

願 昭51(1976)3月12日

@発 明 者 渡辺一生

国分寺市東恋ケ窪1丁目280番

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内一丁目 5

番1号

仍代 理 人 弁理士 薄田利幸

明 細 書

発明の名称 クロック制御方式

特許請求の範囲

クロックパルスに同期して論理動作を行なら情報処理装置において、制御処理における論理パスを検出する手段と、当該手段により検出された信号によつて、クロックパルスの周期を変更する手段を有することを特徴とするクロック制御方式。 発明の詳細な説明

本発明は電子計算機、とくに高密度集積化された小形電子計算機(以下マイクロブロセッサと称する)における演算制御のためのクロック制御方式に関するものである。

近年の半導体技術の進歩により、電子計算機を 1 ないし数個のLSIチップに集機化したマイク ロブロセッサが裏現している。マイクロブロセッ サはLSI化されるということから、集積度、デ バイスの動作スピード、パッケージのピン数とい つたLSI特有のバラメータが、処理装置のアー キテクチャに種々の制限を与えている。 マイクロプロセッサの応用分野も初期のプログラマブルロジックにとどまらず、高速コントローラやミニコンリプレースというように多様化の一途をたどつており、より高速でしかも機能の高いマイクロプロセッサの出現が装備されつつある。

一般に計算機の処理速度はそのシステムの論理 的なクリティカルパスでの遅延時間によつて決ま る。すなわちクロックパルスに同期して論理動作 を行なりシステムでは、論理素子の遅延により生 じる信号とクロックパルスとの時間的なづれが、 システムの餌動作をまねくことになる。そこでこ の時間的なづれが最大となる、つまり信号の遅れ が最大となる論理パスをクリティカルパスと称し、 システムの動作速度限界を与える要因として設計 上次のような考慮を行なつている。

- (1) クリティカルバスの論理デブスを残くする。
- (2) クリテイカルパスに含まれるゲートに高速な ものを用いる。

(1) は方式論理上の考慮で、 L S I 化の場合には システムの分割の問題に含めて最適化していくと .

特別 昭52-109841(2)

とが必要である。一方、(2)はLSI化するうえでは特に大きな問題となる。すなわち、LSIの場合に大きな問題となる。すなわち、LSIの場合には個別部品のように部品の選択自由既がなって、デバイスのサイズ、回路形式、電流値などので、デバイスの世能を実現することになる。しかして、デップの集積度や熱的(パワー)を制限が厳しい場合には、所定の性能が得られなくなるとともある。以上のべたようにLSI論理システムの動作のある。とその遅延時間で規定されてしまうわけである。

本発明の目的は上記のような問題点を解決し、 選延時間の大きな論理パスが存在してもシステム 全体では高速に動作し得る演算制御方式を提供す ることにある。

上記の目的を適成するために、本発明ではクロックの周波数を処理装置の制御に合せて適宜変化せしめて処理速度の向上をはかることとした。

以下本発明を実施例により詳細に説明する。 第1図は本発明の演算制御方式を採用したマイ

コントロール12は、リードオンリメモリ13の アドレス制御LSIで、命令デコーダ11からの 先頭アドレス指定情報をもとに読出しアドレスを つくり、リードオンリメモリ13に送る。

リードオンリメモリ13には命令の実行ルーチンをはじめ、各種の制御プログラムがマイクロ命令で組まれて格納されている。シーケンスコントロール12で指定されたアドレスのマイクロ命令が読み出されると、それはコントロールパス21を介し、レジスタユニント10、命令デコーダ11、バスコントローラ(BC)15、入コントローラ(BC)16、ステータスコントローラ(STC)17の各LSIチップにユマンドとして送られる。

パスコントローラ15はデータパスの優先権制御を行なり機能を有している。また、入出力コントローラ16は主メモリ18ならびに外部入出力デバイスの制御インタフェース信号を生成するためのLSIである。ステータスコントローラ17は、処理装置の状態情報の制御や割込みの優先制

クロプロセツサのシステム構成図である。このマ イクロブロセツサは、ピットスライス形式の16 ビット処理接償である。4 ビットスライスされた レジスタユニット (KU) 10は1つのLSIチ ップに集積化されている。したがつて4個のレジ スタユニット10で16ピットのデータ処理機構 が構成される。レジスタユニット10の内部は2 ポートアクセス般能を有する16個のレジスタ群 のほか、データセレクタ、演算回路、シフォーな どで構成される。命令デコーダ(IRロ)11、 シーケンスコントローラ(SQC)12はレジス タユニット10を制御するためのマイクロ命令が ストアされるリードオンリメモリ (ROM) 13 のアドレス制御を行なり部分で、それぞれ1つの チップにLSI化されている。命令デコーダ11 は、データパス20を介し主メモリ18より睨み 出した命令語を解読し、その命令を実行するため のマイクロ命令が格納されているリー.ドォンリメ モリ13の先頭アドレス指定情報をつくり、シー ケンスコントロール12に送出する。シーケンス

御を行たり機能を有している。

以上のべた16ピットの処理接債は、クロックゼネレータ(CPG)14より発生されるクロックパルス(φ.・φ.)によりタイミング制御されるリントのクロックゼネレータ14には、リードオンリメモリ13より読み出した制御コマント(マイクの間では、クロックである。即ちリードオンの間で変更せしり取れている。の間で変更がある。即ちリードオンの間で変更がある。即ちリードオンの特定ピットの表面のかったマイクの命令の中の特定ピットのは数のクロックゼネレータ14は異なる間である。

第2図は本実施例に示したマイクロプロセッサの基本となるタイミング関係図である。クロックパルスは、とは、は互いに逆位相の関係にある2相のクロックパルスで、その繰返し周期はTである。同図の下部にはそのクロックパルスとプロセッサの基本処理機能との時間的な相対関係を示し

特別 昭52-109841(3)

ている、すなわちクロック ø . の立上がりよりリートオンリメモリ 1 3 のアクセスが開始され、 T 4 (アクセスタイム) 周期後にマイクロ命令が説み出されてくる。(図のF . の期間) この期間がマイクロ命令のフェッチ期間である。

フェッチド,で読出されたマイクロ命令は、レ A ジスタユニット10かよびシーケンスコントロー ラ12に送られ、レジスタユニット10では演算 制御が、シーケンスコントローラ12ではマイク ロブログラムのアドレスコントロールが行なわれる。

このレジスタユニット10での演算制御に割当 てられるのはTの期間である。(図のE、の期間) この期間がマイクロ命令の実行期間である。 実行 E」の期間の先頭ではシーケンスコントローラ 12においてブランチ条件の判定を行なう。 この 判定で次に実行すべきアドレスを決定する。 すな わちもし読出したマイクロ命令がブランチ命令で あれば、分岐条件の判定結果にもとづいてマイク ロ命令に書かれている分岐アドレスをとり出し、 リードオンリメモリ 1 3 のアドレスレジスタにセットするか、あるいはアドレスレジスタに 1 を加えるかの制御を行なう、クロック o . の次の立上がり (T) でそのアドレスの指すロケーションに対してマイクロ命令のフェッチ (F .) を開始す

以上は本マイクロブロセッサの基本的な動作タイミングであるが、実はこのようにクロックパルスの周期を一定値(T)に固定しておくと、いわゆるクリテイカルパスによつてこの周期Tが決まることになる。

そとで本発明では第3図に示すようにマイクロ命令つまり制御内容によつてクロックの周期を変化させようとするものである。第3図にて期間の~Tまでは第2図のときと全く同じであるが、フェッチド。で読み出されたマイクロ命令の実行期間と、が2丁に引伸ばされている。これは、フェッチド、で読出されたマイクロ命令の特定ビッ

トフィールドに、そのマイクロ命令を奥行すると きのクロックバルスの周期をいくらにするかが書 いてあり、その情報がクロックゼネレータ14に 入力され、クロックバルス (ø i , ø i) の周期を変 更していることによる。

このように読み出したマイクロ命令に、その命令を実行するに必要なクロックの周期をあらかじめ記入しておき、この情報にもとづき実行期間におけるクロックパルスの周期を変更することによつて、クリテイカルパスを通る制御以外の論理パスに対してはクロックパルスの周期を短縮できるので高速な演算処理が実現できる。

第4図はクロック制御回路の一実施例を示す回 路図で第5図はそのタイムチャートである。

この回路はマイクロ命令からの制御信号によつてクロックの周期をTおよび2Tのどちらかに切換える機能の回路である。このように周波数を切換える場合、周期の切れ目で正しく切換えを行なわないとクロックパルスに連続性がなくなり、システムの斟動作を招くことになる。

この回路ではJーKフリップ・フロップからなる2組のカウンタを用意し、これをマイクロ命令からのクロック切換え信号によつて切換えて所定の周期のクロックパルスを発生するようにしてかる。JーKフリップ・フロップ39が1つのカウンタでこれはフリップ・フロップ33がセットされている間中は、CP端子46より入力パルスは水品発振回路で生成される原クロックである、

もう1つのカウンタはJーKフリップ・フロップ 4 0 と 4 1 のカスケードカウンタで構成される。 JーKフリップ・フロップ 4 0 は無条件で原クロックパルスの分周出力を次段のアンドゲート 4 8 に伝える。 アンドゲート 4 8 のもう一方の入力には、フリップ・フロップ 3 4 がセットされているときのみ JーKフリップ・フロップ 4 1 に伝えられる。 したがつて、 このとき JーKフリップ・フロップ 4 1 の出力には、C P 2 2 子 4 6 より入

-17

力された原クロックパルスの丁度 4 倍の周期を有するパルスが生じる。

フリップ・フロップ33のセット端子はオアゲート32につながれており、アンドゲート30かよびGR端子47からのリセットパルスによつてセットされる。一方リセット端子はアンドゲート31の出力につながれている。又、フリップ・フロップ34のセット端子はフリップ・フロップ33のリセット端子に共通になつている。一方リセット端子はオアゲート35の出力につながれ、アンドゲート30かよびGR端子47からのリセットパルスによつてリセットされる。

制御入力端子44,45にはマイクロ命令の中のクロック制御用ビットをデコードして得られた信号(a,b)が入力される。オアゲート36よりセットバルス(SET)が生じると制御信号a,bの状態がフリップ・フロップ33もしくはフリップ・フロップ34にセットされる。

フリップ・ファップ33とフリップ・ファップ 34が同時にセットされることがないように、—

パルスにより Q および Q 端子に 2 倍 園期のパルス を発する。 このとき、 F F 。 3 4 の Q 出力は "L" であるから、 アンドゲート 4 8 はオフで、 J ー K フリップ・フロップ 4 1 (以下 F F 。 どかく)の Q 端子は " L "、 Q 端子は " H " となつている。 したがつて、 オアゲート 4 2 , 4 3 の出力からは、 も、・6・と して 原クロックパルスの 2 倍 周期の 2 相クロックが出力される。

ことで、CP-3で制御信号aが「H*に転じたとすると、オアゲート36の出力(SET)により、アンドゲート30が開き、オアゲート32を通じてFF、33をセットする。このとき、GR端子47からのリセットバルスですでにFF、33はセットされているので、その内容は変化せず、クロックバルス(ø、,ø。)の周期は変化しない。

次にじりー7で制御信号 bが"H"にをりaが "L"になつたとする。するとアンドゲート37 にてFF。39の出力の周期の切れ目が検出され、 これがオアゲート36を経てアンドゲート31を 特開 昭52-109841(4) 方のフリップ・フロップがセットされると、他方 のフリップ・フロップがリセットされるように構 成してある。

アンドゲート37.38およびオアゲート36から成るゲート回路は、クロックパルスの周期の終了部分を検出する回路で、オアゲート36の出力信号(SET)によつてフリップ・フロップ33.34のセット入力ゲートが開閉される。又、オアゲート42.43は2つのカウンタからの出力を合成して、所要の2相クロック(ø..ø。)を生成する回路である。

第5図に従いこの回路の動作を簡単に説明する。
いま、 はれ端子47よりリセット信号が入力され
た状態を考える。 リセット信号はオアケート32
を通じフリップ・フロップ33(以下FF』とか
く)をセットし、又オアゲート35を通じフリッ
ブ・フロップ34(以下FF』とかく)をリセッ
ト状態に固定する。その結果、J-Kフリップ・フロップ(以下FF。とかく)39のJ-K端子は"H"となり、T端子に加えられる原クロック

オンにし、FF.34をセットし、FF.33を リセットする。その結果アンドケート48がオン し、J-Kフリップ・フロップ40(以下FF. とかく)の出力がFF.41のJ-K信号として 伝わる。

一方、FF,33はリセットされるので、FF,39のJーK端子は"L"になり、ぼクロックパルスに対して応答をしなくなり、その代りにFF。41からの原クロックパルスの4倍周期のパルスがオアゲート42、43に加わり、ø.,ø。の周期は2倍(つまり周波数が半分)となる。この状態ではアンドゲート38によつて、4倍周期で動作するFF。41の周期の切れ目が検出され、85T信号となつてアンドゲート30,31に加わり制御信号a,bの変化をチェックする。


以上のべたように本発明のクロック制御方式によれば、マイクロ命令の特定フィールドにクロック周期の切換え制御信号を入れておき、この信号によつてクロックの周期を変化させることができるので、論理パスに応じて制御タイミングを与え


特開 昭52-109841(5)


ることができ、高速な処理速度を実現することが ・ 可能になるなどその効果は値めて顕著である。 ・ 図面の簡単な説明

第1図は本発明のクロック制御方式を採用している高速16ビットマイクロブロセッサのシステム構成図、第2図は上記マイクロブロセッサの実行制御の基本タイミング、第3図は本発明のクロック制御方式を導入したときの実行制御タイミング、第4図は本発明の一実施例を示すクロック制御回路の論理回路図、第5図はその動作を説明するためのタイムチャートである。

代理人 弁理士 海田利幸








2

4

辆





The following are a translation of the enclosed parts A, B, C and D of Japanese Laid-Open Patent Application No. S52-109841.

- A) As described above, in the basic execution control of the microprocessor, the fetch and the execution of the microinstruction are performed so as to overlap.
- B) This is because the length of the period of the clock pulse when the microinstruction read out in the fetch F2 is executed is written in a specific bit field of the microinstruction and ...
- C) This circuit is a circuit of a function of switching the period of the clock to either T or 2T according to the control signal from the microinstruction.
- D) To control input terminals 44 and 45, signals (a, b) obtained by decoding the clock control bit in the microinstruction is inputted.